LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Priskribo

La MachXO2-familio de ultra-malalta potenco, tuj-ŝaltitaj, ne-volatilaj PLD-oj havas ses aparatojn kun densecoj intervalantaj de 256 ĝis 6864 Look-Up Tables (LUToj).Aldone al LUT-bazita, malaltkosta programebla logiko, tiuj aparatoj havas Embedded Block RAM (EBR), Distribuita RAM, Uzanta Flash Memory (UFM), Phase Locked Loops (PLLoj), antaŭinĝenieritan fontan sinkronan I/O-subtenon, altnivelan agordan subtenon. inkluzive de duobla-ŝarga kapableco kaj harditaj versioj de ofte uzitaj funkcioj kiel ekzemple SPI-regilo, I2 C-regilo kaj tempigilo/nombrilo.Ĉi tiuj funkcioj permesas al ĉi tiuj aparatoj esti uzataj en malalta kosto, alta volumena konsumanto kaj sistemaj aplikoj.La MachXO2-aparatoj estas dizajnitaj sur 65 nm ne-volatila malalta potenco procezo.La aparatarkitekturo havas plurajn ecojn kiel ekzemple programeblaj malaltaj svingdiferencaj I/Oj kaj la kapablo malŝalti I/O-bankojn, sur-blatajn PLL-ojn kaj oscilatorojn dinamike.Ĉi tiuj funkcioj helpas administri senmovan kaj dinamikan elektrokonsumon rezultigante malaltan senmovan potencon por ĉiuj membroj de la familio.La MachXO2-aparatoj estas haveblaj en du versioj - tre malalta potenco (ZE) kaj alta rendimento (HC kaj HE) aparatoj.La tre malaltaj potencaj aparatoj estas ofertitaj en tri rapidecaj gradoj –1, –2 kaj –3, kie –3 estas la plej rapida.Simile, la alt-efikecaj aparatoj estas ofertitaj en tri rapidecaj gradoj: –4, –5 kaj –6, kie –6 estas la plej rapida.HC-aparatoj havas internan linearan tensioreguligilon kiu apogas eksterajn VCC-livertensiojn de 3.3 V aŭ 2.5 V. ZE kaj HE-aparatoj nur akceptas 1.2 V kiel la eksteran VCC-proviztension.Kun la escepto de elektroprovizotensio ĉiuj tri specoj de aparatoj (ZE, HC kaj HE) estas funkcie kongruaj kaj pinkongruaj unu kun la alia.La MachXO2 PLD estas haveblaj en larĝa gamo de progresintaj sen halogenaj pakaĵoj, kiuj iras de la ŝparado de spaco 2.5 mm x 2.5 mm WLCSP ĝis la 23 mm x 23 mm fpBGA.MachXO2-aparatoj subtenas densecan migradon ene de la sama pakaĵo.Tabelo 1-1 montras la LUT-densecojn, pakaĵon kaj I/O-opciojn, kune kun aliaj ŝlosilaj parametroj.La antaŭ-inĝenierita fonta sinkrona logiko efektivigita en la MachXO2-aparatfamilio subtenas larĝan gamon de interfacnormoj, inkluzive de LPDDR, DDR, DDR2 kaj 7:1-ilaron por ekranaj I/Oj.