LPC3250FET296/01,5 IC MCU 16/32BITA ROMLESS 296TFBGA

Priskribo

La LPC3220/30/40/50 enkonstruitaj mikroregiloj estis desegnitaj por malalta potenco, alta rendimento aplikoj.NXP atingis siajn rendimentocelojn uzante 90 nanometran procezon por efektivigi ARM926EJ-S CPU-kernon kun vektora glitkoma kunprocesoro kaj granda aro de normaj ekstercentraj inkluzive de USB On-The-Go.La LPC3220/30/40/50 funkcias ĉe CPU-frekvencoj de ĝis 266 MHz.La NXP-efektivigo uzas ARM926EJ-S CPU-kernon kun Harvard-arkitekturo, 5-ŝtupa dukto, kaj integra Memory Management Unit (MMU).La MMU disponigas la virtualajn memorkapablojn necesajn por subteni la multprogramajn postulojn de modernaj operaciumoj.La ARM926EJ-S ankaŭ havas hardvarbazitan aron de DSP-instruktendaĵoj, kiu inkludas unuciklajn MAC-operaciojn, kaj aparataron bazitan denaskan Jazelle Java Byte-code-ekzekuton.La NXP-efektivigo havas 32 kB instrukaĵkaŝmemoron kaj 32 kB datenkaŝmemoron.Por malalta energikonsumo, la LPC3220/30/40/50 utiligas la progresintan teknologian evoluon de NXP por optimumigi internan potencon kaj uzas programajn kontrolitajn arkitekturajn plibonigojn por optimumigi aplikaĵan administradon de potenco.La LPC3220/30/40/50 ankaŭ inkluzivas 256 kB de sur-blata senmova RAM, NAND-fulminterfaco, Ethernet MAC, LCD-regilon kiu subtenas STN kaj TFT-panelojn, kaj eksteran businterfacon kiu subtenas SDR kaj DDR SDRAM kiel same kiel senmovaj aparatoj.Krome, la LPC3220/30/40/50 inkluzivas USB 2.0 plenrapidan interfacon, sep UARTojn, du I2C-busajn interfacojn, du SPI/SSP-havenojn, du I2S-busajn interfacojn, du ununurajn eligajn PWM-ojn, motorkontrolan PWM. , ses ĝeneraluzeblaj tempigiloj kun kaptaj enigaĵoj kaj komparas produktaĵojn, Secure Digital (SD) interfaco, kaj 10-bita Analog-al-Digital Converter (ADC) kun tuŝekrana sentopcio.